???item.export.label??? ???item.export.type.endnote??? ???item.export.type.bibtex???

Please use this identifier to cite or link to this item: https://tede.ufam.edu.br/handle/tede/7470
Full metadata record
DC FieldValueLanguage
dc.creatorCavalcante, Thiago Rodrigo Félix-
dc.creator.Latteshttp://lattes.cnpq.br/2797384282612452por
dc.contributor.advisor1Lima Filho, Eddie Batista de-
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/7827981023232761por
dc.contributor.advisor-co1Cordeiro, Lucas Carvalho-
dc.contributor.advisor-co1Latteshttp://lattes.cnpq.br/5005832876603012por
dc.contributor.referee1Silva Junior, Waldir Sabino da-
dc.contributor.referee1Latteshttp://lattes.cnpq.br/2925380715531711por
dc.contributor.referee2Barreto, Raimundo da Silva-
dc.contributor.referee2Latteshttp://lattes.cnpq.br/1132672107627968por
dc.date.issued2019-08-30-
dc.identifier.citationCAVALCANTE, Thiago Rodrigo Félix. Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil. 2019. 98 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Amazonas, Manaus (AM), 2019.por
dc.identifier.urihttps://tede.ufam.edu.br/handle/tede/7470-
dc.description.resumoNeste trabalho, uma abordagem para a realização de verificação e síntese de sistemas de controle discreto com realimentação de estados foi descrita, levando-se em consideração requisitos de desempenho da resposta ao degrau em sistemas de controle, a qual é baseada em técnicas de síntese indutiva guiada por contraexemplo (counter-example guided inductive synthesis - CEGIS). Nesse esquema, requisitos de desempenho (e.g., tempo de assentamento e máximo sobressinal) são avaliados, em um determinado sistema de controle, com o objetivo de verificar se os valores desejados são atendidos. Caso isso não aconteça, torna-se necessário encontrar um sistema que possibilite isso e, nesse caso, um controlador é novamente projetado. Para a geração de controladores, uma técnica de aprendizagem que se baseia em algoritmo genético foi utilizada, onde, a cada iteração em que um requisito não seja satisfeito, sabe-se que o controlador associado não é adequado. Na verificação desses requisitos de desempenho, em sistemas de controle discreto, considerou-se fragilidade (erros de quantização numérica, arredondamentos, efeitos de palavra de máquina finita, etc) nos controladores utilizados. A abordagem desenvolvida é útil para auxiliar engenheiros em seus projetos de sistemas de controle discretos, visto que fragilidades normalmente ocorrem durante implementações em plataformas digitais e, nesse caso, um sistema que atenda os requisitos desejados pode ser gerado. A sua implementação ocorreu dentro da ferramenta DSVerifier, que é baseada em verificação limitada (e ilimitada) de modelos e teorias de módulo de satisfabilidade. A metodologia proposta foi avaliada em um conjunto de padrões de teste clássicos (benchmarks) de sistemas de controle, extraídos da literatura, bem como em casos específicos e considerando diferentes autovalores e configurações de controladores. Os resultados experimentais mostram a sua eficácia em síntese de sistemas de controle discreto com realimentação de estados, levando-se em consideração requisitos de desempenho, visto que considera problemas práticos de implementação, o que não ocorre com outros métodos existentes.por
dc.description.abstractIn this work, we describe an approach to perform verification and synthesis in discrete control systems with state feedback over step response performance requirements in control systems which is based on counterexample-guided inductive synthesis techniques (CEGIS). In this approach there is a performance requirement (e.g., settling time and maximum overshoot) in a given control system in order to know if it satisfies the desired value for that requirement, if it does not satisfy, one must find a system that satisfies the desired requirement, in which case the system controller is reset. For the generation of the controller, we use a learning technique where each iteration that the verification of the requirement does not satisfy, we learn that this controller is not worthy. In the verification of these performance requirements in discrete control systems, we consider the fragility (numerical quantization error, round-offs, etc.) in the controllers used. This approach is useful for assisting control engineers in their discrete control systems projects since such weaknesses occur during implementation on a digital platform, in which case this approach generates the system that meets the requirements desired in the design. This approach was implemented using DSVerifier which is a tool that employs bounded (and unbounded) model verification based on satisfiability modulo theories. Our approach was evaluated in a set of classical control system benchmarks extracted from the control literature, as well as in specific benchmarks considering different eigenvalues. The experimental results show that the elaborated approach is effective for the synthesis of performance requirements in discrete state feedback control systems since it considers practical implementation problems (FWL effects), unlike other methods that routinely do not consider these problems.eng
dc.description.sponsorshipFAPEAM - Fundação de Amparo à Pesquisa do Estado do Amazonaspor
dc.formatapplication/pdf*
dc.thumbnail.urlhttps://tede.ufam.edu.br//retrieve/34894/Disserta%c3%a7%c3%a3o_ThiagoCavalcante_PPGEE.pdf.jpg*
dc.languageporpor
dc.publisherUniversidade Federal do Amazonaspor
dc.publisher.departmentFaculdade de Tecnologiapor
dc.publisher.countryBrasilpor
dc.publisher.initialsUFAMpor
dc.publisher.programPrograma de Pós-graduação em Engenharia Elétricapor
dc.rightsAcesso Abertopor
dc.rights.urihttp://creativecommons.org/licenses/by/4.0/-
dc.subjectSistemas de controle inteligentepor
dc.subjectSistemas de controle digitalpor
dc.subjectSistemas de controle por realimentaçãopor
dc.subject.cnpqENGENHARIASpor
dc.titleVerificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágilpor
dc.title.alternativeVerification and synthesis of state-feedback controllers with formal non-fragile performance guaranteeseng
dc.typeDissertaçãopor
dc.contributor.advisor1orcidhttps://orcid.org/0000-0002-2758-4638por
dc.contributor.advisor-co1orcidhttps://orcid.org/0000-0002-6235-4272por
dc.creator.orcidhttps://orcid.org/0000-0002-9331-9189por
dc.contributor.referee1orcidhttps://orcid.org/0000-0003-3095-0042por
dc.contributor.referee2orcidhttps://orcid.org/0000-0001-8494-4225por
dc.subject.userSistemas de controlepor
dc.subject.userVerificação de Parâmetros de Desempenhopor
dc.subject.userSíntesepor
Appears in Collections:Mestrado em Engenharia Elétrica

Files in This Item:
File Description SizeFormat 
Dissertação_ThiagoCavalcante_PPGEE.pdf1.14 MBAdobe PDFThumbnail

Download/Open Preview


This item is licensed under a Creative Commons License Creative Commons